加州圣何塞-Cadence Design Systems, Inc.(纳斯达克股票代码:CDNS)今天宣布了一种新的DRAM验证解决方案,允许客户测试和优化数据中心、消费者、移动和汽车应用的片上系统(SoC)设计。使用全DRAM验证解决方案,可提供高达10倍的验证吞吐量,客户可以通过多个DDR接口快速有效地执行高级设计的ip到soc级验证。
现代SoC设计利用先进的内存技术,如LPDDR5x, DDR5, HBM3和GDDR6,这些技术需要在PHY和IP级别进行严格的验证,以确保符合JEDEC标准,以及SoC级别的验证,以满足特定于应用程序的系统性能定义和数据和缓存一致性要求。
Cadence公司系统与验证组高级副总裁兼研发总经理Paul Cunningham表示:“DRAM内存验证需要独特的方法来确保在各种条件下满足所有的时间、功率和吞吐量要求。”“凭借业界首个全DRAM验证解决方案,我们使客户能够有效地验证其IP设计,并确保其设计符合JEDEC标准规范以及内存子系统特定应用程序的性能指标,以提供最快的IP和系统验证关闭路径。”
新的DRAM验证解决方案通过Cadence实现ip级验证®PHY VIP和内存模型,通过Cadence System VIP解决方案直接无缝地实现SoC级验证,包括系统性能分析仪,系统流量库和系统记分牌,所有这些都具有内置集成和DRAM接口内容,为模拟和仿真环境实现快速高效的内存子系统和SoC验证。
解决方案还包括Cadence TripleCheck™该技术为用户提供了一个与规范相关联的验证计划,包括JEDEC、DFI和PHY、全面的覆盖模型,以及一个测试套件,以确保符合接口规范。
“美光致力于引领下一代内存技术的发展,推动价值从数据中心到智能边缘,跨越客户端和移动用户体验,”美光副总裁兼计算DRAM产品集团总经理Malcolm Humphrey说。我们与Cadence的合作加速了生态系统的发展,提供了创新的内存解决方案。”
新的DRAM验证解决方案是更广泛的Cadence验证全流程的一部分,其中包括Palladium®Z2仿真,Protium™X2原型,Xcelium™模拟,Jasper®正式验证平台,氦™虚拟和混合工作室,以及vManager™验证管理平台。Cadence验证全流程提供了每天每美元投资的最高错误验证吞吐量。DRAM验证解决方案和验证全流程支持公司的智能系统设计™战略,实现卓越的SoC设计。如需更多信息,请访问www.cadence.com/go/DRAMVerification.
关于节奏
Cadence是电子系统设计领域的关键领导者,拥有30多年的计算软件专业知识。该公司应用其底层智能系统设计策略,提供软件、硬件和IP,将设计概念变为现实。Cadence的客户是世界上最具创新精神的公司,为最具活力的市场应用提供从芯片到电路板的卓越产品,以及完整的系统,包括超大规模计算、5G通信、汽车、移动、航空航天、消费、工业和医疗保健。《财富》杂志连续七年将Cadence评为最适合工作的100家公司之一。欲知详情,请浏览www.cadence.com.
©2022 Cadence Design Systems, Inc.版权所有。Cadence, Cadence标志和其他Cadence标志在www.cadence.com/go/trademarks为Cadence Design Systems, Inc.的商标或注册商标。
留下回复