地面和功率反弹通常被忽略为CM噪声的来源所有集成电路(IC)引脚,即使它们是静态输入或输出,数字或模拟,甚至有时作为辐射噪声直接从IC主体发射(特别是当其物理结构共振时)。
CMOS ic使用“图腾柱”逻辑开关门,每次改变状态时,都会暂时将其Vdd和Vss电源轨道短路在一起,见下图www.emcstandards.co.uk part-5a-decoupling.CMOS逻辑门可以被认为是一个有效的“先成后断”开关元件。
在集成电路的Vdd和Vss引脚与印刷电路板(PCB)上相应的电源平面的连接中,总是存在一些串联电阻和电感。在现代球栅阵列集成电路(BGA)中,通常有数十个Vdd和Vss引脚并联,以尽量减少这种串联电阻和电感,但不能完全消除。
每当CMOS图腾柱逻辑门开关并瞬间短路电源轨道时,IC和PCB的配电系统中都会有一个大的暂态电流流动,通常称为“功率暂态电流”或“射通电流”。
当这个非常短暂但强烈的电流脉冲流经IC的Vdd和Vss引脚之间的串联阻抗以及PCB上相应的功率平面时,它会产生瞬态电压。逻辑低电平和PCB上的Vss(或0V)平面之间产生的瞬态电压称为接地反弹,而逻辑高电平和PCB上的Vdd(或PWR)平面之间产生的瞬态电压称为功率反弹。
因此,接地和功率反弹是逻辑输出信号上的噪声,如果它们相对于噪声阈值足够大,就会导致后续逻辑门的错误触发。
接地和电源反弹的另一个问题,也是这篇简短文章的主题,是包含数字处理或内存的CMOS设备不断被打卡,所以即使输出没有改变状态,成千上万甚至数百万个内部逻辑门每秒都在改变状态,每一个都在每次短路。因此,此类IC的配电网络与其PCB的配电网络之间总是会产生接地和电源反弹噪声。
对于PCB的Vss电源平面,通常是0V(或GND)平面-电路板的RF参考平面,整个IC不断地“嗡嗡”着“接地/电源反弹”电压噪声。这意味着无论I/O数据是否改变,所有IC的输入和输出引脚相对于电路板的RF基准也有“接地/电源反弹”电压噪声。
这种接地/电源反弹噪声是共模噪声(CM),因为它出现在IC的所有引脚上,包括输入、电源引脚、编程引脚、电压参考引脚等。它直接延伸到由IC核心逻辑产生的最高谐波频率,它使用最小的晶体管,因此切换速度比(相对)大而慢的I/O晶体管快得多,产生比输出晶体管切换时更高频率的谐波。
我们经常注意到,发射图显示PCB时钟频率(2、4、6等)的偶次谐波,即使时钟是良好的方波。纯方波只包含奇阶谐波(3阶、5阶、7阶等等),那么这些偶阶谐波从何而来呢?
在每个逻辑门开关边缘短路电源轨的影响是,电源暂态电流以两倍的时钟速率运行。例如,基频为100MHz的时钟会产生奇阶谐波(例如在300MHz、500MHz、700MHz等),基频为200MHz时产生地/功率反弹CM噪声,在400MHz、600MHz、800MHz等时产生偶阶和奇阶谐波(因为它不是方波)——所有这些都是原始100MHz时钟的偶阶谐波。
因此,当我们以时钟频率的偶阶倍数测量产品的过度排放时,我们应该怀疑CMOS ic中的接地/电源反弹噪声是原因。
留下回复